差分電容

圖一

 

大家看到它是否有種似曾相識又不曾見過的感覺？確實，它只不過是一個普普通通的不起眼的電容罷了！但是，如果它真的只是一個普通的電容，高速先生也不屑拿出來和大家講了，其實它普通的表面隱藏著很深的道道。到底有什么呢？噓！一般人我不告訴他！

 

圖一是Intel平臺設(shè)計指導(dǎo)上經(jīng)?？梢钥吹降腄DR3時鐘拓撲結(jié)構(gòu)，我們也經(jīng)常會在仿真實踐中去人為的添加這個差分電容，如下圖二時鐘信號一拖四所示為我們在設(shè)計中看到的一個真實案例。

圖二 無差分電容的時鐘信號拓撲及波形

 

雖然看起來這個波形還湊合，沒有太大的問題，但還是有優(yōu)化的余地（工程師的強迫癥又來了，真是傷不起啊?。梢酝ㄟ^在前端并聯(lián)一個電容來優(yōu)化，如下圖三所示為并聯(lián)了2.2pF差分電容后的拓撲結(jié)構(gòu)和仿真波形。

圖三 有差分電容的拓撲結(jié)構(gòu)和波形

 

在前端加了差分電容后，雖然上升沿有微小的變緩，但波形真的是呈現(xiàn)了一個完美的正弦波曲線，振蕩消除了，實在是苦逼的工程師們居家（埋頭實驗室）旅行（客戶現(xiàn)場出差）、殺人滅口（消除反射等）之必備良方。此優(yōu)化設(shè)計也已經(jīng)投入使用，在加了這個電容后系統(tǒng)能穩(wěn)定運行在800MHz的頻率，如果沒有焊接這個電容，系統(tǒng)只能穩(wěn)定運行在667MHz,運行到800MHz時系統(tǒng)時有錯誤發(fā)生。

 

看到這里，一些腦洞大開的工程師可能會問，這個電容的位置有什么講究嗎？我可不可以把這個電容放在最后面那個顆粒？高速先生就喜歡有人提這種高質(zhì)量的問題。下面還是看看仿真結(jié)果吧。

 

首先看看將電容放在第一個顆粒處的仿真結(jié)果，如下圖四所示。

圖四、電容在第一個顆粒處的拓撲和波形

可以看出此時波形已經(jīng)沒有放在前端（靠近發(fā)送芯片端）時的完美了，甚至出現(xiàn)了振蕩的小苗頭。接著把電容放在最后一片顆粒處，仿真結(jié)果如下圖五所示。

圖五  電容在最后處的拓撲和波形

 

此時波形振蕩甚至比沒有電容的效果還明顯，仿真結(jié)果表明此電容還是不要放在末端為好，最好的位置還是靠近發(fā)送端吧。