本文基于負(fù)載牽引系統(tǒng)，采用簡(jiǎn)單、便捷以及可重復(fù)使用的理念，使用常規(guī)的微帶線(xiàn)階梯型阻抗變換器電路為基礎(chǔ)，充分考慮在應(yīng)用測(cè)試中的偏置電路，進(jìn)行前期使用ADS（Advanced Design System）仿真加后期驗(yàn)證，設(shè)計(jì)制造了低耗無(wú)串?dāng)_的TRL（Though Reflected Delay）校準(zhǔn)件，為測(cè)試得到射頻大功率器件的射頻性能奠定了優(yōu)異的基礎(chǔ)。

 

隨著通信的日益發(fā)展以及半導(dǎo)體功率器件研究和生產(chǎn)技術(shù)的突飛猛進(jìn)，上世紀(jì)90年代末以前主要以硅雙極型晶體管和砷化鎵場(chǎng)效應(yīng)管為核心的射頻微波功率放大器正被增益、線(xiàn)性度和輸出功率等方面更加優(yōu)秀的產(chǎn)品所取代（硅基射頻LDMOS以及氮化鎵場(chǎng)效應(yīng)管）。這同時(shí)也對(duì)這些新技術(shù)、新產(chǎn)品的性能評(píng)估提出了更高的要求。目前國(guó)內(nèi)以945-960 MHz頻段的RF LDMOS功率管產(chǎn)品（單裸管芯輸出功率達(dá)到180瓦，線(xiàn)性增益達(dá)到19dB，效率達(dá)到70%，電壓駐波比達(dá)到10:1）已經(jīng)達(dá)到了實(shí)業(yè)化的目標(biāo)。較之于傳統(tǒng)上常用的SOLT校準(zhǔn)（適用于同軸校準(zhǔn)），TRL校準(zhǔn)對(duì)于在非同軸環(huán)境下進(jìn)行射頻大功率器件的測(cè)試來(lái)說(shuō)是一種非常精確的校準(zhǔn)方式。這種校準(zhǔn)方法的優(yōu)點(diǎn)在于其校準(zhǔn)準(zhǔn)確度只依賴(lài)于傳輸線(xiàn)的特征阻抗而不是其他標(biāo)準(zhǔn)，反射標(biāo)準(zhǔn)的反射系數(shù)和傳輸系數(shù)的長(zhǎng)度都可以在校準(zhǔn)中由計(jì)算得出，很好地避免了一些測(cè)試板引入的誤差，更能準(zhǔn)確地反映被測(cè)器件的性能。

 

TRL校準(zhǔn)件的要求

 

基于目前通用的射頻測(cè)試板材，我們選用4350B型板材，這種板材制造標(biāo)稱(chēng)的介電常數(shù)εr = 3.48，損耗因子為0.0037，板材厚度選取30mil，走線(xiàn)銅厚選取17μm。此次需要完成的目標(biāo)頻段是2.0GHz~2.5GHz，制作出來(lái)的Reflect、Though以及Delay校準(zhǔn)件均能滿(mǎn)足在此頻段內(nèi)反射系數(shù)Г（S11）<-10dB，傳輸系數(shù)T（S22）<-0.9dB。器件根部原始設(shè)計(jì)阻抗根據(jù)經(jīng)驗(yàn)設(shè)定為2.5Ω，測(cè)試電路輸入輸出端口設(shè)計(jì)阻抗為通信系統(tǒng)設(shè)備通用的50Ω，端口采用常用的SMA型端子作為射頻信號(hào)輸入輸出的物理接口。

 

TRL校準(zhǔn)件的構(gòu)建

 

因?yàn)樽罱K目的是為基于Load-Pull系統(tǒng)的器件做阻抗提取和性能評(píng)估，對(duì)于校準(zhǔn)件的版圖設(shè)計(jì)基本需考慮通用性和成本，即在射頻信號(hào)主路采用微帶線(xiàn)階梯型阻抗變換器的基礎(chǔ)上，還需要在設(shè)計(jì)過(guò)程中考慮器件應(yīng)用時(shí)所需要的直流偏置電路。

 

Part 1 射頻信號(hào)主路設(shè)計(jì)

 

1、射頻信號(hào)主路設(shè)計(jì)由于從器件根部的2.5Ω變換到測(cè)試電路輸入輸出端口的50Ω，而且需要實(shí)現(xiàn)2.0GHz~2.5GHz的頻段跨越，為了確保在寬頻帶上能獲得良好的匹配性能，因此設(shè)計(jì)階梯為4級(jí)，對(duì)應(yīng)設(shè)計(jì)的中間變換阻抗為：5Ω、10Ω、20Ω?？梢圆捎孟旅娴淖杩褂?jì)算公式計(jì)算：

 

 

其中，W為線(xiàn)寬，T為銅線(xiàn)厚度，εr為板材的介電常數(shù)。

 

在此我們運(yùn)用Linecalc這個(gè)小軟件來(lái)計(jì)算和確定微帶線(xiàn)寬度，如圖1所示。

 

通過(guò)軟件計(jì)算得出微帶線(xiàn)寬度與設(shè)定阻抗的關(guān)系如表1：

 

圖1：ADS微帶線(xiàn)計(jì)算工具

 

表1：ADS微帶線(xiàn)計(jì)算結(jié)果

 

2、射頻信號(hào)主路設(shè)計(jì)的微帶線(xiàn)長(zhǎng)度的設(shè)計(jì)思路為使用不定長(zhǎng)度傳輸微帶線(xiàn)多階梯阻抗變換器（圖2）。根據(jù)傳輸線(xiàn)理論：第i節(jié)的輸入阻抗公式為：

 

 

這樣就可以使用遞推法計(jì)算出每一節(jié)微帶線(xiàn)的長(zhǎng)度。在此由于考慮整個(gè)校準(zhǔn)件是一個(gè)整體，以及還存在去除偏置電路的影響以及整個(gè)校準(zhǔn)件不宜做得太大的問(wèn)題，因此對(duì)于每一節(jié)微帶線(xiàn)的長(zhǎng)度，我們將使用ADS的S-parameter調(diào)諧仿真，以及Layout之后的Momentum仿真，從整體上對(duì)微帶線(xiàn)的長(zhǎng)度和寬度進(jìn)行調(diào)節(jié)，以達(dá)到能實(shí)現(xiàn)設(shè)計(jì)目標(biāo)的要求。

 

圖2：階梯阻抗變換器

 

Part 2 直流偏置電路

 

直流偏置電路為射頻功率放大器主路的元器件提供一個(gè)工作狀態(tài)，其設(shè)計(jì)的好壞將影響放大器的性能，尤其是漏極偏置電路的設(shè)計(jì)。一般直流偏置電路設(shè)計(jì)需要遵循的三個(gè)原則：

 

（1）偏置電路對(duì)信號(hào)主路影響要盡量的小，即不引入較明顯的附加耗損、反射以及高頻信號(hào)沿偏壓電路的泄露。

 

（2）為了偏置電路存在的大電流，需要考慮合理的偏置線(xiàn)寬度。

 

（3）盡量結(jié)構(gòu)緊湊，簡(jiǎn)單。

 

基于直流偏置電路的三個(gè)原則，我們選擇四分之一扇形開(kāi)路線(xiàn)（即四分之一波長(zhǎng)開(kāi)路短截線(xiàn)的變形），這樣能夠很好滿(mǎn)足三原則的要求。扇形微帶短截線(xiàn)電抗可以由下列關(guān)系式出[5]：

 

 

在公式(3) 中，Ji(x)和Ni(x)是第一類(lèi)和第二類(lèi)貝塞爾函數(shù)，α扇形微帶短截線(xiàn)的角度，εre是等效介質(zhì)常數(shù)，λ0為自由空間波長(zhǎng)，r1和r2是扇形微帶線(xiàn)的內(nèi)、外半徑，hW分別是介質(zhì)基片的厚度和微帶寬度，We是扇形短截線(xiàn)等效為微帶線(xiàn)的寬度。

 

根據(jù)設(shè)計(jì)的三原則，偏置線(xiàn)寬度的設(shè)計(jì)，尤其是器件漏端的偏置線(xiàn)線(xiàn)寬的設(shè)計(jì)，需要我們考慮電流承載能力，同時(shí)也需要考慮的是直流偏置銅線(xiàn)必須為盡量細(xì)的高阻線(xiàn)，因?yàn)檫@樣能減少偏置電路對(duì)于主路的影響。那么根據(jù)表2中銅箔寬度與承載電流的關(guān)系，我們就可以進(jìn)行選擇。在此設(shè)計(jì)中我們考慮電流承受能力在1.2A左右，所以使用0.762的線(xiàn)寬也將電流承載能力的余量考慮在我們的設(shè)計(jì)中。

 

表2：銅箔寬度與承載電流的關(guān)系

 

TRL校準(zhǔn)件的仿真與驗(yàn)證

 

Part 1 校準(zhǔn)件的仿真

 

通過(guò)上述對(duì)于整個(gè)TRL校準(zhǔn)件的設(shè)計(jì)考慮，使用ADS工具，我們得到了本次根據(jù)仿真電路得出的可用于實(shí)際制作的PCB版圖，以及使用ADS的Momentum仿真出來(lái)的結(jié)果。

 

圖3中的S11和S21各有三條線(xiàn)段，分別代入Though、Reflect、Delay三塊校準(zhǔn)件的反射系數(shù)和傳輸系數(shù)?？疾?.0GHz、2.25GHz和2.5GHz三個(gè)典型頻點(diǎn)的值，在S11的曲線(xiàn)圖上，除Delay在2.0GHz點(diǎn)上只達(dá)到了-11dB，其余均低于-15dB；同樣在S21的曲線(xiàn)圖上，除Delay在2.0GHz點(diǎn)上接近于-0.9dB，其余均高于-0.7dB。應(yīng)該說(shuō)2.0GHz～2.5GHz這個(gè)頻段內(nèi)很好的達(dá)到了設(shè)計(jì)目標(biāo)。

 

圖3：TRL校準(zhǔn)件Momentum仿真圖

 

ADS這個(gè)軟件在仿真、優(yōu)化過(guò)程中有著優(yōu)異的性能，對(duì)于比較高要求和挑戰(zhàn)的性能指標(biāo)能夠做好預(yù)先仿真，并實(shí)現(xiàn)PCB版圖電路，減少了工程反復(fù)和硬件材料的浪費(fèi)，降低了設(shè)計(jì)成本，是一個(gè)很好的射頻工程應(yīng)用工具。

 

Part 2 校準(zhǔn)件的驗(yàn)證

 

校準(zhǔn)件的驗(yàn)證分兩步進(jìn)行，第一步是對(duì)校準(zhǔn)件直接進(jìn)行小信號(hào)測(cè)試驗(yàn)證，第二步是使用頻率在 2.0GHz~2.5GHz之間的器件，在配合Load-Pull系統(tǒng)找到器件封裝根部阻抗后，再通過(guò)普通射頻電路測(cè)試板的匹配來(lái)驗(yàn)證校準(zhǔn)件是否符合設(shè)計(jì)要求。

 

1、校準(zhǔn)件小信號(hào)參數(shù)的驗(yàn)證

 

在完成TRL校準(zhǔn)件的加工之后，我們將TRL校準(zhǔn)件中的Though校準(zhǔn)件和Delay校準(zhǔn)件在Agilent的N5241A網(wǎng)絡(luò)分析儀上進(jìn)行小信號(hào)參數(shù)的測(cè)試，采用其結(jié)果與仿真結(jié)果進(jìn)行對(duì)比。圖4中上面的圖為“Though校準(zhǔn)件”的S11和S21的頻率掃描圖，下面的圖為“Delay校準(zhǔn)件”的S11和S21的頻率掃描圖。從結(jié)果來(lái)看，“Though校準(zhǔn)件”和“Delay校準(zhǔn)件”的S11最大值均低于-12dB，S21的最大值均高-0.84dB。其測(cè)量結(jié)果與仿真結(jié)果基本一致，從測(cè)試值來(lái)講還略?xún)?yōu)于仿真的結(jié)果。

 

圖4：TRL校準(zhǔn)件S參數(shù)實(shí)測(cè)

 

2、器件的校驗(yàn)

 

在此我們選取了一顆工作頻率在2.45GHz，功率30W的RF-LDMOS，并已在封裝內(nèi)完成輸入兩級(jí)匹配的器件來(lái)進(jìn)行驗(yàn)證。通過(guò)與Focus的Load-pull的校準(zhǔn)和測(cè)量，我們得到的封裝器件的根部阻抗為：

 

輸入端：11.669 - 59.755j；

 

輸出端：5.941 + 22.597j

 

使用測(cè)量得到的器件根部的阻抗值，我們對(duì)符合器件的射頻電路測(cè)試板進(jìn)行了匹配，見(jiàn)圖5。測(cè)試板的小信號(hào)測(cè)試曲線(xiàn)見(jiàn)圖6。對(duì)比使用TRL校準(zhǔn)件得到的器件性能與射頻外圍電路測(cè)試板得到的器件性能，可以得出表3。

 

表3的數(shù)據(jù)顯示了使用TRL校準(zhǔn)件測(cè)得的是器件根部阻抗以及在此阻抗下得到的器件性能。與根據(jù)根部阻抗進(jìn)行的射頻電路測(cè)試板匹配后的器件性能比較，其增益、功率和效率基本一致。

 

圖5：24030器件射頻測(cè)試電路

 

圖6：TRL校準(zhǔn)件小信號(hào)測(cè)試曲線(xiàn)

 

表3：TRL校準(zhǔn)件得到的24030器件根部阻抗以及性能測(cè)試對(duì)比

 

結(jié)語(yǔ)

 

上文關(guān)于TRL校準(zhǔn)件的設(shè)計(jì)和制作很好地完成了既定的目標(biāo)，實(shí)現(xiàn)了高頻下射頻大功率器件的TRL校準(zhǔn)，同時(shí)我們也看到，TRL校準(zhǔn)件的設(shè)計(jì)涉及的很多方面和細(xì)節(jié)需要很好的梳理和把握。當(dāng)然，一個(gè)好的TRL校準(zhǔn)件的設(shè)計(jì)和制作還需要考慮更多的封裝的兼容以及更寬頻率的覆蓋，這個(gè)也是我們將要努力的方向。

 

本文轉(zhuǎn)載自：射頻百花譚

作者：李樹(shù)琪 蘇州遠(yuǎn)創(chuàng)達(dá)

 

 

推薦閱讀：