【導(dǎo)讀】相信大家對時鐘產(chǎn)品并不陌生，因為它在我們的電路中隨處可見，小到晶振，通常我們的MCU需要一個25MHz（或者其他頻率的）的Oscillator；或者是一個采集系統(tǒng)，里面的時鐘可能相對復(fù)雜，可能有ADC的采樣時鐘，F(xiàn)PGA的數(shù)字時鐘等，如何讓ADC前端的數(shù)據(jù)不失真的被FPGA獲取，時鐘信號非常關(guān)鍵。
在給大家?guī)鞟DI時鐘新產(chǎn)品之前，我給大家介紹兩個關(guān)鍵參數(shù)，因為在絕大多數(shù)的Timing/Clock產(chǎn)品中都會提到這兩個參數(shù)，這兩個參數(shù)分別是Jitter（時鐘抖動）和 Phase Noise（相位噪聲）。
Jitter（時鐘抖動）
時鐘抖動是一個時域的概念，是相對于理想時鐘沿實(shí)際時鐘存在不隨時間積累的、時而超前、時而滯后的偏移稱為時鐘抖動,簡稱抖動.可以用抖動頻率和抖動幅度對時鐘抖動進(jìn)行定量描述。通常希望一個周期性波形(特別是時鐘)跨過特定門限的時間非常精確，與該理想值的偏差稱為抖動。時鐘抖動可以分為隨機(jī)抖動（Random Jitter，簡稱rj）和固有抖動（Deterministic Jitter），隨機(jī)抖動的來源為熱噪聲、shot noise和flick noise，與電子器件和半導(dǎo)體器件的電子和空穴特性有關(guān)，比如ECL工藝的PLL比TTL和CMOS工藝的PLL有更小的隨機(jī)抖動；固定抖動的來源為：開關(guān)電源噪聲、串?dāng)_、電磁干擾等等，與電路的設(shè)計有關(guān)，可以通過優(yōu)化設(shè)計來改善，比如選擇合適的電源濾波方案、合理的PCB布局和布線。簡單來說，在頻域里面隨機(jī)抖動表現(xiàn)為噪聲，固有抖動可以近似看成是諧波，毛刺。
圖1 Jitter的時域表現(xiàn)
Phase Noise（相位噪聲）
相位噪聲是頻域的概念，它通常與頻率相關(guān)，是指系統(tǒng)（如各種射頻器件）在各種噪聲的作用下引起的系統(tǒng)輸出信號相位的隨機(jī)變化。描述無線電波的三要素是幅度、頻率、相位。頻率和相位相互影響。理想情況下，固定頻率的無線信號波動周期是固定的，正如飛機(jī)的正常航班一樣，起飛時間是固定的。頻域內(nèi)的一個脈沖信號（頻譜寬度接近0）在時域內(nèi)是一定頻率的正弦波。
圖2 Typical Phase Noise Figure
怎么去理解這個圖呢？橫軸是頻率偏移，縱軸是相位噪聲，單位是dBc/Hz，咱們看綠色這條線是在622.08MHz測試的，通常規(guī)格書里面會標(biāo)出-138dBc/Hz@100KHz，622.08MHz,意思是這個時鐘在622.08MHz，針對這個中心頻點(diǎn)，偏移100KHz的頻譜噪聲相對于載波的能量比，這個值越小，代表噪聲越小，時鐘抖動越小。
另外一方面，對于同一器件，頻率越高，相噪越差；頻率提高一倍，相噪惡劣6dB。
圖3 Jitter對采樣系統(tǒng)的影響
雙環(huán)路時鐘發(fā)生器可清除抖動并提供多個高頻輸出
隨著數(shù)據(jù)轉(zhuǎn)換器的速度和分辨率不斷提升，對具有更低相位噪聲的更高頻率采樣時鐘源的需求也在不斷增長。時鐘輸入面臨的積分相位噪聲（抖動）是設(shè)計師在設(shè)計蜂窩基站、軍用雷達(dá)系統(tǒng)和要求高速和高性能時鐘信號的其他設(shè)計時面臨的眾多性能瓶頸之一。普通系統(tǒng)有多個低頻噪聲信號，PLL 可將其上變頻至更高頻率，以便為這些器件提供時鐘。單個高頻 PLL 可以解決頻率轉(zhuǎn)換問題，但很難設(shè)計出環(huán)路帶寬足夠低，從而能夠濾除高噪聲參考影響的PLL。搭載低頻高性能VCXO 和低環(huán)路帶寬的 PLL可以清除高噪聲參考，但無法提供高頻輸出。高速和噪聲過濾可以通過結(jié)合兩個 PLL 同時實(shí)現(xiàn)：先是一個低頻窄環(huán)路帶寬器件（用于清除抖動），其后是一個環(huán)路帶寬較寬的高頻器件用于扇出高頻和提升遠(yuǎn)端相位噪聲。
ADI雙環(huán)路時鐘發(fā)生器產(chǎn)品及應(yīng)用
實(shí)用案例1：
AD9528 — JESD204B/JESD204C Clock Generator with 14 LVDS/HSTL Outputs
Application: 5G small cell — RU timing for transceiver and FPGA
Features:
1. 可支持14路LVDS/HSTL輸出，最高輸出頻率可到1.25G
2. 雙環(huán)路時鐘發(fā)生器架構(gòu)，PLL1作為輸入時鐘clean up，支持110MHz的鑒相頻率，外部VCXO輸入；PLL2作為第二級鎖相環(huán)，支持275MHz的鑒相頻率，內(nèi)部集成VCO
3. 時鐘抖動小于160fs@122.88 MHz，12 kHz to 20 MHz integration range
圖4 AD9528/AD9545時鐘在Small Cell的應(yīng)用
實(shí)用案例2：
HMC7044 — High Performance, 3.2 GHz, 14-Output Jitter Attenuator with JESD204B
Application: High speed data converter clocking
Features:
1. 可支持14路LVDS, LVPECL, orCML輸出，最高輸出頻率可到3.2GHz
2. 雙環(huán)路時鐘發(fā)生器架構(gòu)，PLL1作為輸入時鐘clean up，支持800MHz的輸入?yún)⒖碱l率，外部VCXO輸入；PLL2作為第二級鎖相環(huán)，支持250MHz的鑒相頻率，內(nèi)部集成VCO，頻率調(diào)節(jié)范圍為2.4-3.2GHz
3. 時鐘抖動小于44fs@2457.6 MHz, 12 kHz to 20 MHz integration range
4. 超低抖動非常適合高速采集系統(tǒng)，在采樣率低于3.2G，多通道數(shù)據(jù)采集非常有優(yōu)勢，可以通過多片級聯(lián)HMC7044+HMC7043的方式實(shí)現(xiàn)多天線MIMO系統(tǒng)的時鐘同步
圖5 HMC7044/HMC7043在多通道數(shù)據(jù)轉(zhuǎn)化陣列的應(yīng)用
最新寬帶時鐘產(chǎn)品ADF4377及應(yīng)用
ADF4377 — Microwave Wideband Synthesizer with Integrated VCO
● Application: High speed data converter clocking above 3GHz samplerate, MxFE sample clock
● Preferred companion chip to the AD9081/2, AD9177, AD9207/9, AD9986/AD9988, and data converters such as the AD9213ADC, or the AD9689, AD9208, AD917xDAC and AD916x
Features:
1. 輸出頻率高達(dá)12.8GHz，內(nèi)置6.4-12.8GHzVCO，無需倍頻，沒有了FOUT/2和3*FOUT/2的諧波
2. 超低時鐘抖動：Jitter=18fs RMS (integration bandwidth: 100Hz to 100MHz), Jitter = 27 fs RMS (ADC SNR method)
3. 超低的寬帶噪底：?160 dBc/Hz at 12 GHz，Low In-Band Phase Noise (PhN)，In-Band PhN Floor = -239dBc/Hz (>3dB better than any other)，In-Band 1/f PhN = -147dBc/Hz (>13dB better than any other)
4. 鑒相頻率高達(dá)500MHz，輸入基準(zhǔn)源頻率高達(dá)1GHz
圖6 ADF4377系統(tǒng)框圖
圖7 ADF4377給高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)提供低噪聲時鐘
圖8 ADF4377的時鐘抖動和相位噪聲
圖9 ADF4377給AD9082提供時鐘
圖10 ADF4377給AD9082提供時鐘，EVM測試對比
來源：Arrow
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
25kW電動汽車SiC直流快充設(shè)計指南：經(jīng)驗總結(jié)
以獨(dú)特產(chǎn)品設(shè)計競逐微控制器賽道，ADI低功耗MCU加速物聯(lián)網(wǎng)應(yīng)用落地
