【導讀】工業(yè)測量和控制系統(tǒng)通常需要在高噪聲環(huán)境中與傳感器對接。由于傳感器通常產(chǎn)生的電氣信號極為微弱，將其輸出信號從噪聲中提取出來是一項有難度的工作。利用信號調(diào)理技術(如放大和濾波)有助于提取信號，因為這些技術可提升系統(tǒng)的靈敏度。然后可對信號進行縮放與轉換，以便充分利用高性能ADC。
本應用筆記介紹一款通用精密信號調(diào)理前端，可填補傳感器和高分辨率ADC之間的空白。本文將對電路進行分析，以便了解其噪聲貢獻、環(huán)境噪聲抑制以及執(zhí)行高靈敏度測量的能力。
精密信號調(diào)理電路描述
精密信號調(diào)理電路主要由3級組成：放大級、濾波級和ADC驅動級。這些組件為電路提供靈活性。
放大在第一級中通過差分前端實現(xiàn)。首選差分輸入，因為其本身具備了噪聲抑制特性，而環(huán)境噪聲通常表現(xiàn)為共模信號(例如，電源線噪聲和接地環(huán)路)。第一級提供更寬的輸入范圍、可調(diào)增益以及隨增益而增加的高共模抑制比(CMRR)。第二級使用了一個濾波器；ADC驅動在最后一級中實現(xiàn)。最后一級實現(xiàn)單端至差分的轉換，以及輸出信號的轉換與縮放，并將結果輸入ADC。
精密信號調(diào)理電路的各級
精密信號調(diào)理電路的原理圖如圖1所示。該圖第一部分顯示采用低噪聲儀表放大器AD8421實現(xiàn)的放大功能，其輸入電壓噪聲密度為3 nV/√Hz。使用單位增益時，該放大器可讓系統(tǒng)具有94 dB以上的共模抑制能力。使用單個電阻即可設置不同的增益值。由于這款器件采用專利的引腳排列以及經(jīng)過仔細設計的架構，同時由于CMRR隨增益增加而增加，因此當增益為1000時，共模抑制能力將保證高于140 dB。前端電路的輸入端還包含一個RFI濾波器，防止高頻噪聲破壞測量結果。
圖1. 精密信號調(diào)理電路原理圖
為了限制噪聲帶寬并避免混疊，采用低噪聲JFET運算放大器AD8510進行濾波，其電壓噪聲密度為8 nV/√Hz。圖1的中央部分顯示該器件配置為2極點Sallen-Key濾波器，轉折頻率為460 Hz。該濾波器僅允許目標頻率通過，從而防止ADC對混疊頻率進行采樣。來自AD8421的信號進入由兩個20 kΩ電阻組成的電阻分壓器，以便該信號能縮放至ADC的輸入(采用2.5 V基準電壓源)。使用此分壓器以及配置為單位增益的放大器，則濾波器級的總增益為0.5。
AD8475是一款差分ADC驅動器，配置為增益0.4，如圖1中的最右邊所示。它可執(zhí)行單端至差分的轉換，同時提供VOCM引腳，允許用戶將輸出信號轉換為對ADC而言的最佳電平。本電路中，輸出共模電平是用于ADC的一半基準電壓。這樣可以確保輸入ADC的信號具有最大的動態(tài)范圍?？紤]到上一級的增益，則信號調(diào)理電路的輸出增益為0.2。在此衰減系數(shù)下，當ADC使用2.5 V基準電壓時，可獲得±10 V可用輸入范圍。
圖2. 精密信號調(diào)理電路板
放大器噪聲考慮因素
實際中，估算任何調(diào)理電路的預期噪聲貢獻可讓用戶計算系統(tǒng)的有效分辨率。注意，信號調(diào)理電路自身的有源器件也會對電路貢獻某種形式的噪聲。
例如，圖3顯示了AD8421折合到輸入端的電壓噪聲密度圖。
圖3. AD8421的電壓噪聲密度
放大器噪聲通常由1/f噪聲和寬帶噪聲組成。隨著頻率的下降，1/f噪聲表現(xiàn)為頻譜密度的上升。此噪聲通常對低頻產(chǎn)生影響。低轉折頻率的放大器在接近直流的應用中噪聲極低。相反，寬帶噪聲在其余頻段內(nèi)的頻譜密度不變。計算應用中的總噪聲貢獻時，必須考慮工作帶寬。對于AD8421而言，其轉折頻率為10 Hz。
從圖3中可以看出，噪聲還受增益的影響。儀表放大器的輸入和輸出中都存在噪聲分量。增益增加時，輸出噪聲分量以增益為系數(shù)縮小，使折合到輸入的總噪聲降低。
其他因素導致的噪聲分量各自不相關。因此，電路的輸出噪聲可通過計算其平方和的平方根(稱為RSS)求得(更多信息可參考技術文章MS-2066：傳感器電路的低噪聲信號調(diào)理)。
由于對電路的直流性能進行評估，因此來自放大器的噪聲貢獻主要受1/f噪聲影響。ADC還可消除寬帶噪聲，因此不計入計算中。根據(jù)0.1 Hz至10 Hz噪聲規(guī)格，對于每個放大器而言，折合到輸出(RTO)的噪聲增量見表1。本節(jié)中的所有分析均假定AD8421的增益狀態(tài)為1。
表1. ADC驅動器精密信號調(diào)理電路的總預期噪聲
然后，便可求解精密信號調(diào)理電路的預期總RSS噪聲。
將信號調(diào)理電路與低噪聲模數(shù)轉換器對接可測量此噪聲。AD7195是一款24位Σ-Δ型ADC，集成內(nèi)部PGA。通過表征2.5 V基準電壓下的ADC，可以觀察到10 Hz輸出數(shù)據(jù)速率(ODR)以及±19.5 mV輸入電壓范圍下的噪聲分布為63 nV p-p(內(nèi)部PGA增益設為128)。由于該數(shù)值比計算得到的2.7 μV p-p前端噪聲幅度低兩個數(shù)量級，此噪聲貢獻可以忽略不計。
這一假設同樣適用于實際設置中精密信號調(diào)理電路的噪聲驗證。
圖4顯示單芯片評估板上信號調(diào)理電路與AD7195的對接。為了測量系統(tǒng)噪聲，將輸入短路至地。由于噪聲是隨機噪聲，因此測量其峰峰值和均方根值；后者等于高斯分布的標準差。評估板軟件可收集這些測量的結果。
圖4. 噪聲評估設置
噪聲測量結果如圖5所示。圖中，ADC的內(nèi)部PGA增益設為128，ODR為10 Hz。圖中可以觀察到2.6 μV p-p的噪聲測量結果與2.7 μV p-p的計算值相關?？紤]到估算數(shù)值時使用的是典型規(guī)格數(shù)據(jù)，因此可以預期獲得這樣的性能。
圖5. 10 Hz ODR時的噪聲結果(內(nèi)部PGA增益設為128)
總系統(tǒng)性能
系統(tǒng)靈敏度和有效分辨率由電路的內(nèi)部噪聲決定。使用精密信號調(diào)理電路驅動AD7195時，噪聲計算可用來預測系統(tǒng)性能。由于目標頻段為0.1 Hz至10 Hz，因此需注意若要使計算得到的噪聲值有效，采集時間應當為10秒。
可測量極微弱信號的系統(tǒng)也應當能在有較大干擾信號的情況下這樣做，結果才有效。共模抑制可作為衡量這種能力的品質因數(shù)，并且主要由電路前端部分決定。
靈敏度
噪聲分析可用來確定系統(tǒng)的靈敏度。若在內(nèi)部PGA增益為1的情況下使用，則ADC噪聲會影響系統(tǒng)噪聲。預期噪聲值如表2所示。
表2. 不同采樣速率下的預期噪聲
以10 Hz ODR為例，使用相應的配置，在實際設置中測量噪聲。如圖6所示，3.0 μV p-p讀數(shù)與計算值相關。
圖6. 10 Hz ODR時的噪聲結果(內(nèi)部PGA增益設為1)
采用10 Hz ODR時獲得的數(shù)據(jù)，可以將最大計算噪聲值折合到系統(tǒng)的輸入端，以得到其大致的靈敏度，即系統(tǒng)所能檢測的最小電壓變化。由表2可知：
然后，就可以預測系統(tǒng)將能正確解析其輸入端的15 μV電壓變化。由于在增益1下使用AD8421，此結果適用于±12.5 V輸入范圍。
顯然，執(zhí)行這些步驟后，靈敏度隨著增益的增加而增加。考慮AD8421配置為增益100的情況。在該增益下，輸入范圍為±125 mV，信號調(diào)理電路的總增益為20。增益為100時的AD8421峰峰值噪聲為70 nV p-p。將此數(shù)據(jù)用于信號調(diào)理電路的噪聲計算中，則有：
將來自ADC的1.2 μV p-p峰峰值噪聲納入計算中，則總預期系統(tǒng)噪聲為3.2 μV p-p。
現(xiàn)在可以計算系統(tǒng)靈敏度了：
輸入范圍為±125 mV時，系統(tǒng)靈敏度為160 nV p-p。它演示了系統(tǒng)增益的增加如何使靈敏度增加。
無噪聲分辨率
下列公式可以確定采用AD7195所能達到的無噪聲分辨率：
由于ADC使用了雙極性輸入，因此滿量程范圍為基準電壓的兩倍。將上式代入前面的公式可得：
無噪聲分辨率也可表示為有效位數(shù)(ENOB)，當AD8421配置為單位增益時，ENOB為20.7位。當配置為增益100時，分辨率幾乎不變，為20.6位。
不同的采樣速率和增益下的分析方法相同，采用該方法同樣可獲得系統(tǒng)性能的估計值。這些測量結果可讓人們了解該電路在所需應用中的性能。
共模抑制
有關靈敏度和分辨率的討論可以用來表示系統(tǒng)針對內(nèi)部噪聲的性能。共模抑制適合用作系統(tǒng)針對外部噪聲的性能品質因數(shù)。
與電路的前端部分相同，電路的共模抑制主要由AD8421確定。CMRR表示差分增益與共模增益之比。它還可以通過數(shù)學方式表示為：
其中：
Adi 表示差分增益。
VCM表示放大器輸入端的共模電壓。
VOUT表示共模電壓對輸出電壓的貢獻。
假設不需要的共模電壓在兩個輸入端均含有10 V p-p信號，并且增益為1時，AD8421的最小CMRR為94 dB。利用這些數(shù)據(jù)便可求解AD7195輸入端的環(huán)境噪聲貢獻。
可以觀察到200 μV p-p輸出電壓，這是由于AD8421輸出端的共模噪聲造成的。電路的衰減功能使其下降至40 μV p-p(AD7195的輸入端)。
將其與增益配置為100的AD8421進行比較，則參數(shù)相同的情況下，ADC輸入端的共模噪聲依然處于40 μV p-p的水平，但靈敏度更高。它演示了增益和CMRR的增加如何有助于提升相對外部噪聲的靈敏度。
此共模噪聲是電源線上最常見的噪聲源，而經(jīng)過前端CMRR大幅抑制后可進一步通過AD7195的串模抑制比(NMRR)加以衰減。這是因為其數(shù)字陷波濾波器可配置為線路頻率等于50 Hz和60 Hz時下降。使用AD7195的Sinc4濾波器和10 Hz ODR，可以保證具有高于100 dB的NMRR。40 μV p-p共模噪聲貢獻將被衰減至1 nV以下，從而電路有效抑制了線路噪聲。
結論
精密信號調(diào)理電路可讓用戶高效提取目標信號，哪怕信號位于高噪聲環(huán)境中。性能參數(shù)(如靈敏度、有效分辨率和穩(wěn)定的環(huán)境噪聲抵抗力)可以通過考慮內(nèi)部噪聲和共模抑制估算。這些指標最終決定系統(tǒng)的性能，并協(xié)助用戶設計工業(yè)應用。在接口處使用不同的模數(shù)轉換器還可進一步優(yōu)化系統(tǒng)。
參考文獻
1. AD7195 Data Sheet. 2010. Analog Devices, Inc.
2. AD8421 Data Sheet. 2012. Analog Devices, Inc.
3. AD8475 Data Sheet. 2011. Analog Devices, Inc.
4. AD8510 Data Sheet. 2009. Analog Devices, Inc.
5. Kitchin, Charles and Lew Counts. A Designer’s Guide to Instrumentation Ampli ers (3rd ed). Analog Devices, Inc.
6. Moghimi, Reza. 2010. Low Noise Signal Conditioning for SensorBased Circuits. MS-2066 Technical Article. Analog Devices,Inc.
7. Motchenbacher, C. D. and F. C. Fitchen. 1973. Low-Noise Electronic Design. New York: Wiley.
8. National Instruments. 2010. Digital Multimeter Measurement Fundamentals. Available online from National Instruments.
9. Ott, Henry. 1988. Noise Reduction Techniques in Electronic Systems (2nd ed). Wiley.
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
通過節(jié)省時間和成本的創(chuàng)新技術降低電源中的EMI
