【導讀】隨著5G、車聯(lián)網(wǎng)等技術的飛速發(fā)展，信號的傳輸速度越來越快，集成電路芯片的供電電壓隨之越來越小。早期芯片的供電通常是5V和3.3V，而現(xiàn)在高速IC的供電電壓已經(jīng)到了2.5V、1.8V或1.5V，有的芯片的核電壓甚至到了1V。芯片的供電電壓越小，電壓波動的容忍度也變得越苛刻。對于這類供電電壓較小的高速芯片的電壓測試用電源噪聲表示，測求要求從±5%到 ±-1.5%，乃至更低。
1 日益發(fā)展的技術對芯片電壓測試的挑戰(zhàn)
隨著5G、車聯(lián)網(wǎng)等技術的飛速發(fā)展，信號的傳輸速度越來越快，集成電路芯片的供電電壓隨之越來越小。早期芯片的供電通常是5V和3.3V，而現(xiàn)在高速IC的供電電壓已經(jīng)到了2.5V、1.8V或1.5V，有的芯片的核電壓甚至到了1V。芯片的供電電壓越小，電壓波動的容忍度也變得越苛刻。對于這類供電電壓較小的高速芯片的電壓測試用電源噪聲表示，測求要求從±5%到 ±-1.5%，乃至更低。
圖1 日益發(fā)展的技術對芯片電壓測試的挑戰(zhàn)
如果芯片的電源噪聲沒有達到規(guī)范要求，就會影響產(chǎn)品的性能，乃至整機可靠性。因此工程師需要準確地測量現(xiàn)代電路產(chǎn)品中的芯片電壓的電源噪聲。
2 芯片電源噪聲的特點
2.1 更小幅度，更高頻率
以往電源噪聲的要求維持在幾十mV的量級，而隨著芯片電壓的降低，很多芯片的電源噪聲已經(jīng)到了mV的量級，某些電源敏感的芯片要求甚至到了百uV的量級。直流電源上的噪聲是數(shù)字系統(tǒng)中時鐘和數(shù)據(jù)抖動的主要來源。處理器、內(nèi)存等芯片對直流電源的動態(tài)負載隨著各自時鐘頻率而發(fā)生，并可能在直流電源上耦合高速瞬態(tài)變化和噪聲，它們包含了1 GHz以上的頻率成分。
因此與傳統(tǒng)的電源相比，芯片電源的噪聲具有頻率高/幅度小等特點，這就為了工程師準確地測得芯片的電源噪聲帶來了挑戰(zhàn)。
表1 傳統(tǒng)電源和芯片電源頻率和噪聲范圍
2.2 電源分布網(wǎng)絡（PDN）引入的噪聲干擾
為了保證電路上各個芯片的供電，電源分布網(wǎng)絡（PDN）遍布整個PCB。如果電源分布網(wǎng)絡靠近時鐘或者數(shù)據(jù)的PCB走線，那么時鐘/數(shù)據(jù)的變化會耦合到電源分布網(wǎng)絡上，也會成為電源噪聲的來源。在這種情況下，工程師還需要定位電源噪聲的來源，以便后續(xù)調(diào)整PCB的布局和布線，減少PDN網(wǎng)絡受到的干擾。
圖2 時鐘/數(shù)據(jù)傳輸線耦合到電源分布網(wǎng)絡的干擾
3 影響電源噪聲測試準確性的因素
示波器是電源噪聲測試的重要儀器。為了能夠準確地測量GHz帶寬內(nèi)mV級別的電源噪聲，并定位干擾電源分布網(wǎng)絡的噪聲來源，需要考慮如下因素：示波器的底噪，探頭的衰減比，示波器的偏置補償能力，探頭的探接方式，以及示波器的FFT能力等等。
3.1 示波器底噪
示波器本身是有噪聲的。當示波器測試電源噪聲時，其底噪會附加到被測的電源噪聲上，進而影響電源噪聲的測試結果。
圖3 示波器底噪對電源噪聲測試結果的影響
3.2 探頭的衰減比
目前最常用的500MHz帶寬的無源探頭的衰減比為10:1，其會放大示波器的底噪，影響電源噪聲測試的不確定性。
如果用傳統(tǒng)的衰減比為1:1的無源探頭，可以避免放大示波器的底噪。但是這種探頭的帶寬一般在38MHz，無法測到更高頻率的電源噪聲。同樣會影響電源噪聲測試的不確定性。
所以，為了準確測量電源噪聲，需要一款衰減比為1:1，帶寬到GHz的探頭。
圖4 探頭的衰減比對電源噪聲測試的影響
3.3 示波器的偏置補償能力
電源噪聲是疊加在芯片直流電壓上的噪聲，為此需要將示波器的偏置電壓設到與直流電壓相等的水平，再測量電源的噪聲。例如某芯片的供電電壓是3.3V，首先將示波器的偏置電壓調(diào)到3.3V，然后再測試3.3V直流電源上的噪聲波動，但是示波器在該偏置電壓的垂直擋位會受限，一般只能到20mV/div，用來測試mV級別的電源噪聲，會帶來很大的誤差。
為了解決類似問題，有的工程師使用隔直電容去除直流，但會導致直流電源壓縮和丟失低頻漂移信息。如果電容值選取不當，還會影響高頻能量。
圖5 示波器的偏置補償能力受限
圖6 隔直電容影響低頻信息
3.4 探頭的探接方式
電路形態(tài)各異，需要有更靈活的方法來進行信號的探接。探接的穩(wěn)定性和寄生參數(shù)對被測電源電路的影響不可忽視，所以需要盡量貼近芯片的管腳，并使用短地線。
圖7 貼近芯片管腳，使用短地線
3.5 示波器的FFT能力
由于電源分布網(wǎng)絡PDN會受到干擾噪聲的來源，因此需要示波器具有強大的FFT分析能力，以便分析的干擾噪聲的頻率，進而排查噪聲的源頭。
圖8 FFT分析電源噪聲的頻譜
4 羅德與施瓦茨（R&S）的芯片電源測試方案
為了準確地測量芯片的電源噪聲，羅德與施瓦茨公司（R&S公司）提供了示波器主機和Power Rail電源軌探頭。
4.1 測試儀器
R&S公司推出的RTO/RTE系列示波器，具有百uV級別底噪，在標稱帶寬內(nèi)具有1mV/div的垂直擋位（硬件實現(xiàn)，非放大），并具有強大的具備硬件數(shù)字下變頻器（DDC）實現(xiàn)的準實時頻譜分析功能，可以幫助工程師準確地測量電源噪聲，并排查干擾噪聲的來源。
圖9 RTO示波器（左）和RTE示波器（右）
Power Rail電源軌探頭RT-ZPR20（2GHz） / RT-ZPR40（3.5GHz）具有優(yōu)異的性能，專門位為電源測試量身打造。
1. 在2GHz/3.5GHz帶寬內(nèi)具備標準化的衰減比，保證能夠測試到GHz帶寬mV級別的電源噪聲；
2. 探頭內(nèi)置+/-60V的偏置能力，提升測試系統(tǒng)的偏置補償能力；
3. 探頭具有50 kΩ 的高直流輸入阻抗，可最大程度地降低對待測電源的干擾；
4. 探頭內(nèi)部集成式 16 位數(shù)字電壓計功能可同步讀取每路電源的直流電壓數(shù)值，并可一鍵精準設置示波器的偏置電壓；
5. 專用的同軸探測線纜可焊接到電源濾波電容的兩端，標配的點測附件則便于PCB上不同位置的輕松探測。
圖10 RT-ZPR20/40關鍵參數(shù)
圖11 RTO-ZPR20/40的各種連接方式與帶寬
4.2 測試實例
下面介紹利用RTO示波器和 Power Rail電源軌探頭RT-ZPR20測試電源噪聲，并排查噪聲來源的實例。
圖12 一次探接便可從時頻和域測試電源噪聲
將RT-ZPR20探頭連接到測試點后，按照如下操作進行測試
1. RT-ZPR20內(nèi)置電壓計實現(xiàn)高精度DC電壓測試，測得電源電壓為3.3V；
2. RT-ZPR20的偏置設到3.3V附近，并將示波器兩成設到10mV/div；
3. 示波器測得電源噪聲波形，從時域波形上發(fā)現(xiàn)有明顯的干擾噪聲；
4. 對電源噪聲幅值進行測試與統(tǒng)計；
5. FFT頻譜分析，得到干擾噪聲的頻譜，確定噪聲的來源。
5 總結
R&S公司的RTO/RTE系列示波器，配以專門的電源軌探頭RT-ZPR20/40，可以準確測量芯片的電源噪聲，優(yōu)異的頻譜FFT分析能力還可以快速排查電源噪聲，保證產(chǎn)品的可靠性。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
