信息技術(shù)的發(fā)展早已滲透到國(guó)民經(jīng)濟(jì)的各個(gè)領(lǐng)域，而雷達(dá)技術(shù)自問(wèn)世以來(lái)就已經(jīng)在軍事領(lǐng)域發(fā)揮著舉足輕重的作用。為適應(yīng)人造地球衛(wèi)星及彈道導(dǎo)彈的觀測(cè)要求，有源相控陣?yán)走_(dá)技術(shù)獲得了飛速發(fā)展。

 

T/R組件波束控制電路是有源相控陣?yán)走_(dá)上的關(guān)鍵元器件。波束控制電路一般為定制專用芯片，不同的波控電路差異較大，但是其主要的工作原理及內(nèi)部結(jié)構(gòu)大致相同。由于具有專用性，波束控制電路的測(cè)試比較麻煩。本文分析了波束控制電路的主要內(nèi)部結(jié)構(gòu)，找出電路測(cè)試中的難點(diǎn)，提出一種解決方案，并給出設(shè)計(jì)原理與結(jié)構(gòu)，為該類電路的測(cè)試提供了一種簡(jiǎn)化的思路。

 

 

波束控制電路中大多是專用電路，但是其主要原理及內(nèi)部結(jié)構(gòu)大致相同，主要包括串并轉(zhuǎn)換、故障檢測(cè)、控制信號(hào)三部分。串并轉(zhuǎn)換實(shí)現(xiàn)將多位串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，經(jīng)驅(qū)動(dòng)輸出，后接組件移相器、衰減器。因用戶需求不同，串行數(shù)據(jù)位數(shù)也有較大差異，有26位，也有50位，甚至更高位數(shù)。故障檢測(cè)主要用于實(shí)現(xiàn)奇偶效驗(yàn)、并串轉(zhuǎn)換輸出，有些波控電路還具有一些模擬檢測(cè)功能，如欠壓保護(hù)?？刂菩盘?hào)部分主要是一些邏輯功能信號(hào)，用于組件控制信號(hào)。因此，波束控制電路可以說(shuō)是集時(shí)序邏輯和組合邏輯于一體的數(shù)字模擬集成電路。

 

圖1和圖2分別示出一種波束控制電路的工作原理及時(shí)序，其內(nèi)部結(jié)構(gòu)包括上述三個(gè)部分?？梢钥闯?，波束控制電路的測(cè)試難點(diǎn)有以下幾個(gè)方面:

 

1)輸入信號(hào)較多，而且輸入信號(hào)之間有著嚴(yán)格的時(shí)序關(guān)系，這是數(shù)字電路的特點(diǎn)；

 

2)輸出信號(hào)較多，其中有正電源輸出，也有負(fù)電源輸出，而且波控輸出負(fù)電平電壓與很多大型測(cè)試設(shè)備接口不兼容；

 

3)邏輯組合關(guān)系較復(fù)雜，測(cè)試時(shí)需要大量的向量存儲(chǔ)空間；

 

4)自檢信號(hào)的測(cè)試不太好處理。

圖1 波束控制電路工作原理

圖2 波束控制電路工作時(shí)序

 

圖3所示為本文提出的測(cè)試解決方案。要解決波控電路輸入信號(hào)多且輸入信號(hào)之間有著嚴(yán)格的時(shí)序關(guān)系這一問(wèn)題，可選用可編程器件(如FPGA，CPLD)來(lái)產(chǎn)生需要的信號(hào)。由于在測(cè)試波控電路時(shí)需要嚴(yán)格控制輸入高、低電平電壓，因此，在測(cè)試篩選時(shí)，去掉那些因工藝制造過(guò)程造成的輸入翻轉(zhuǎn)電平有缺陷的電路，可編程器件輸出不能直接傳輸給被測(cè)器件，需要加一級(jí)電平轉(zhuǎn)換驅(qū)動(dòng)電路，才能滿足波控電路輸入測(cè)試要求。

圖3 波束控制電路測(cè)試方案

 

波束控制電路中最重要的參數(shù)就是功能測(cè)試的結(jié)果。由于輸出通道較多，邏輯關(guān)系比較復(fù)雜，測(cè)試向量較多，測(cè)試時(shí)無(wú)法窮舉所有邏輯關(guān)系，在實(shí)際測(cè)試時(shí)，常常選用部分真值表作為功能判斷依據(jù)。表1為一個(gè)常見(jiàn)的波控電路真值表，這種表格形式便于測(cè)試判斷。

 

表1 波束控制電路真值表

顯然，對(duì)于這種邏輯關(guān)系的判斷，最好的方式是采用現(xiàn)場(chǎng)可編程器件。可編程器件具有較多的IO資源，而且內(nèi)部有一定的儲(chǔ)存空間，還可以進(jìn)行邏輯運(yùn)算，提高測(cè)試效率。

 

一般來(lái)說(shuō)，波束控制電路輸出與可編程器件之間不兼容，不能直接連接，因此需要選擇一種方式解決電平不兼容的問(wèn)題。有兩種比較簡(jiǎn)單的方式:一種是采用電阻網(wǎng)絡(luò)，另一種是采用電平轉(zhuǎn)換接口芯片。這兩種方式各有優(yōu)缺點(diǎn):電阻網(wǎng)絡(luò)結(jié)構(gòu)簡(jiǎn)單，成本低，但是靈活性差；電平轉(zhuǎn)換接口芯片相對(duì)復(fù)雜一些，成本也相應(yīng)較高，但是設(shè)計(jì)靈活。

 

本文推薦采用第二種方法，因?yàn)椴ㄊ刂菩酒敵瞿Ｊ胶芸赡軙?huì)有很多種，比如0~-5V輸出，或0~5V輸出，或兩者皆有。利用比較器實(shí)現(xiàn)電平轉(zhuǎn)換是比較好的選擇。

 

至于時(shí)間參數(shù)及一些靜態(tài)參數(shù)的判斷，可以通過(guò)GPIB程控示波器和數(shù)字萬(wàn)用表直接進(jìn)行測(cè)試，從而保證參數(shù)的測(cè)試精度。

 

 

實(shí)驗(yàn)中，預(yù)設(shè)輸入信號(hào)通道16位，頻率范圍為0~40MHz，輸入電平范圍為-5~8V可調(diào)，輸出信號(hào)通道64位可選，這些能滿足大部分常規(guī)波控電路的測(cè)試要求。

 

 

驅(qū)動(dòng)電路選用Intersil公司的EL7457，該電路最大驅(qū)動(dòng)能力可達(dá)到2A，4路輸入4路輸出，最高頻率可達(dá)到40MHz，輸出高電平范圍為-2~16.5V，輸出低電平范圍為-5~8V，完全滿足常規(guī)波控電路輸入要求。驅(qū)動(dòng)電路原理如圖4所示，其中，R1~R4是串接的小電阻，用于減小輸出波形過(guò)沖，L和H 為設(shè)置的輸出高、低電平值，這樣設(shè)計(jì)的好處是輸入高、低電平可調(diào)，且不影響輸入時(shí)序。

圖4 驅(qū)動(dòng)電路原理

 

比較器選用Maxim公司推出的一款高速、低壓差比較器MAX901，可以雙電源供電，也可以單電源供電，輸出電壓可以根據(jù)用戶要求進(jìn)行設(shè)置。電路外圍設(shè)計(jì)如圖5所示。CHV 為比較電壓設(shè)置，CH1~CH4為被測(cè)器件輸出端口，F(xiàn)CH1~FCH4為FPGA 接收端口。通過(guò)設(shè)置MAX901比較電壓，可以測(cè)試器件不同電壓輸出時(shí)的邏輯功能。D1~D4的作用是指示，方便調(diào)試。

圖5 比較器電路原理

 

 

可編程器件選用Xilinx 的一款低端產(chǎn)品XC3S50AN，這是因?yàn)闇y(cè)試中僅利用豐富的IO資源和向量存儲(chǔ)，沒(méi)有太高的要求，選用低端產(chǎn)品就足夠了。圖6所示為JTAG的配置，用于FPGA程序下載。電源模塊電路原理如圖7所示，只需兩種電源，內(nèi)核為1.2V，輔助電壓及端口電壓設(shè)置成3.3V。

圖6 JTAG 配置

圖7 電源模塊電路原理

時(shí)序仿真可以采用兩個(gè)可編程器件，一個(gè)用于數(shù)據(jù)發(fā)送及開(kāi)關(guān)控制，另一個(gè)用于數(shù)據(jù)接收及功能判斷。圖8所示為數(shù)據(jù)發(fā)送FPGA 的仿真波形，S為FPGA輸出開(kāi)關(guān)控制信號(hào)；delay_sn，delay_clk，delay_clr三個(gè)信號(hào)為開(kāi)關(guān)控制輸入信號(hào)，實(shí)現(xiàn)將串行數(shù)據(jù)并行輸出；P為FPGA輸出給被測(cè)器件的信號(hào)，由dutin_r，dutin_s，dutin_clk，dutin_clr，IN 控制輸入。可以看出，用FPGA產(chǎn)生時(shí)序是比較理想的選擇。

圖8 輸入時(shí)序仿真

 

圖9所示為數(shù)據(jù)接收FPGA仿真波形。CH 接收存儲(chǔ)被測(cè)器件邏輯值，datain，dataclk，address用于設(shè)置理想邏輯值。PASS，F(xiàn)AIL 為輸出狀態(tài)指示。

圖9 功能判斷仿真

 

 

圖10所示為按本文方案制作的波控電路測(cè)試系統(tǒng)照片。左上圖為兩個(gè)FPGA，一個(gè)用于數(shù)據(jù)發(fā)送，一個(gè)用于數(shù)據(jù)接收判斷；右上圖為系統(tǒng)電源模塊，下圖為系統(tǒng)組合。該系統(tǒng)可實(shí)現(xiàn)16位以內(nèi)輸入，64位以內(nèi)輸出的常規(guī)波束控制電路的全參數(shù)測(cè)試。表2列出一款32位T/R組件波束控制電路實(shí)測(cè)結(jié)果。其中，比較器的比較電平設(shè)置為4.8V和0.2V，因此，輸出高電平≥4.8V，低電平≤0.2V。

圖10 波控電路測(cè)試系統(tǒng)實(shí)物照片

 

表2 測(cè)試結(jié)果

 

波束控制電路專用性強(qiáng)，輸入輸出接口較多，時(shí)序嚴(yán)格，邏輯功能復(fù)雜，其測(cè)試較為復(fù)雜。本文提出一種測(cè)試方案。該方案簡(jiǎn)單，易于實(shí)現(xiàn)，充分利用FPGA豐富的IO 資源及可編程特點(diǎn)，很好地解決了波束控制電路測(cè)試中的難點(diǎn)。同時(shí)，該方法易于實(shí)現(xiàn)常規(guī)波控電路測(cè)試系統(tǒng)的通用性，僅僅需要定義好測(cè)試系統(tǒng)轉(zhuǎn)接部分的輸入接口，以及編寫不同的發(fā)送和接收程序，便可實(shí)現(xiàn)常規(guī)波控電路的通用性。