雜音傳播到非開關引腳
　　
開關引腳是很明顯的噪聲源，更糟糕的是，它會對不相連的引腳產(chǎn)生輻射影響。
　　
（1）控制器供電系統(tǒng)
　　
供應系統(tǒng)一般是由一個或多個電源引腳以及相對應的地引腳組成，MCU一般提供幾種隔離供電系統(tǒng)，不同的電源以及相對應的地是彼此相互隔離的，每個供電系統(tǒng)必須至少有一個去耦電容，在較寬的頻率范圍提供所需低阻抗電源。
　　
在MCU內部，任何組件都直接或間接地連接到至少一個供電系統(tǒng)上，這樣，MCU內部任何轉換都會引起電流流動。電流輻射是與電流流動的環(huán)路面積成正比的，因此，這些回路要設計盡可能小，在這最佳示例是MCU與去耦電容之間的電流回路。
　　
任何電源都具有非0Ω的源阻抗，特別是在頻率較高的情況下，導線電感阻抗變得很大時，因此脈沖電流會將紋波疊加到直流電源上以至引起輻射，所以提供給MCU低阻抗的電源，可減少這種輻射。

（2）內核到I/O口的串擾噪聲
　　
（a）共同阻抗耦合∶任何兩個電路在它們的供電時共享同一阻抗，彼此之間將會產(chǎn)生串擾雜訊。這個雜訊是由與壓降相關的核電流引起的，這的壓降是通過粘合線和引腳自感引起的，在圖4中以電阻的形式表示。即使PCB的電源電壓系統(tǒng)是遠離各種紋波電壓，但片內電源也是有噪聲的。因為埠緩沖區(qū)和內核是同一種內部電源，雜訊通過啟動的電晶體傳遞到每個輸出接腳，這不僅影響輸出管腳，還影響輸入引腳，輸入引腳被影響取決于芯片內部的寄生電容（例如保護電路）。在對EME敏感的情況下，可能需要對每一個引腳濾波，至少對于多引腳的MCU，這是基于成本和空間的原因。如圖4的右半部分是內核隔離供電系統(tǒng)的例子，通過此辦法耦合到外部。為了有效避共同阻抗耦合的弊端，應該從電源和地面兩方面的隔離來考慮，這樣，內核的I/O埠關聯(lián)輻射可大大改善。

圖4：共享與隔離電源的串擾　　

（b）容性和感性耦合∶共同阻抗耦合是引起從內核到I/O埠的串擾的重要原因，不過，容性和感性耦合在芯片內部或者包裝上也會發(fā)生。由于具有相當高的源阻抗，電容耦合應該不會有太大問題。只要一個高頻電流在另一條導線邊流過，就會發(fā)生電感耦合，在芯片內部，通過優(yōu)化走線已經(jīng)把這一效應降至最低，但是粘合線難以優(yōu)化，因為它是一個高度連接結構，因此與內核電源和地引腳附近的引腳，必須要考慮內核關聯(lián)噪聲。

（3）I/O埠間的串擾
　　
如上所述，由于共同阻抗耦合的串擾效應一般也發(fā)生在I/ O埠之間。顯然，不是每一個I/O埠可以被提供獨立的供電系統(tǒng)。雖然串擾的影響可以通過芯片設計措施減到最低，但不能避免。比如，應用方面可以利用的對策是降低頻率或對影響最嚴重引腳進行濾波。通常輸入的串擾比輸出的串擾低，重新配置輸入和輸出可以幫助解決這個問題，不必要的開關信號也應該避免，例如，如果系統(tǒng)時鐘驅動器沒有被使用（引腳開路）但處于活動狀態(tài)，只要對其它 I/O埠的串擾稍高，就不符合EME的苛刻要求。

圖5：I/O埠間的串擾

MCU的片上EMC措施
　　
多年來，CMOS技術MCU集成了各種EMC技術，雖然片上電容和倍頻時鐘發(fā)生器是有效的，但對PCB的設計方面卻沒有任何措施。

片上電容
　　
EME優(yōu)化退耦目標是通過一個或更多的去耦電容提供一個最高所需高頻電流。高頻電流存放在片上的開關電路中環(huán)路越多和電容越低對其它供電電路影響較大。為優(yōu)化連接線路的阻抗，通常電容盡可能接近MCU的供電引腳。為減少電流環(huán)路輻射，應當減少環(huán)路面積。僅用PCB設計技術難以實現(xiàn)最大程度的改善。因此，慣用對策是將部分去耦電容放到芯片內部從而減少連接阻抗，并且適當?shù)目紤]電流回路面積，這些片上電容太小以至不能提供整個芯片去耦，所以PCB上的電容仍是必要的，然而，對于較高的頻率范圍，它們可以很好地減少輻射。

擴展時鐘產(chǎn)生器頻譜（SSCG）
　　
高頻窄帶輻射相對寬帶輻射更重要。窄帶頻譜僅僅是部分離散頻率，而在中間顯示環(huán)境噪音，糟糕的是，只要有一個高峰值超過限額，應用系統(tǒng)就不能通過測試，而寬頻帶地區(qū)可能會距離限制較遠，通過調節(jié)CPU的運行頻率，高頻能量分布在較廣泛的頻率范圍，從而減少尖峰能量。

多種隔離電源
　　
廣泛的使用電源隔離，可以有效減低MCU內核和I/O埠之間的串擾。更有甚者，類比電路、時鐘發(fā)生器和外部匯流排界面可單獨供電。為獲得最好的效果，通常在電源和地面處隔離，即便這會引起相當高的內部ESD保護效應。除了保護效果之外，這一措施的運用被引腳的實際可行性限制，特別是在具有少數(shù)引腳的小封裝上。另一方面，多引腳的器件可能具有多個電源引腳為同一個系統(tǒng)供電，以減少 PCB和片上供電系統(tǒng)之間的連接阻抗。
　　
當然，在內核和I/O驅動器或其它隔離電路之間也有一些內部控制信號。雖然是隔離供電，但為了保持兩種供應系統(tǒng)具有相同的地電勢，PCB的地之間必須通過低阻抗連接。

圖6：關注地面阻抗

鄰近的電源和地引腳
　　
大多數(shù)MCU封裝都有相鄰電源引腳，這些引腳使PCB設計者能更輕易地減少MCU與退耦電容之間的電流環(huán)路面積。當然，要最小化環(huán)路面積，每相鄰電源引腳對之間要有一個電容，不僅降低了環(huán)路面積，也減少了退耦電容的連接阻抗。
　　
在PCB設計時需要引起注意的是，盡可能地靠近供應引腳放置退耦電容，把每條線當成具有阻抗的導線考慮，尤其是去耦電路和供電系統(tǒng)板之間的連接應慎重考慮。

圖7：鄰近的電源引腳

根據(jù)以上介紹，現(xiàn)將MCU使用中，一些有效的PCB設計方法介紹如下∶
　　
（1）直接半導體遠場輻射可以忽略，因為片內結構很小以至不能形成有效的天線。MCU產(chǎn)生電流和電壓影響PCB布局和電纜連接，而PCB和導線形成的天線結構影響微控制器EMC特性，因此遠場輻射主要是電流，電壓和阻抗的問題。
（2） 頻率提高時，任何導線都會有電感，形成明顯的阻抗，尤其是在濾波電路中任何線路的阻抗是必須考慮的。
（3） 高頻窄帶雜訊通常比寬帶雜訊明顯得多。與器件的工作頻率相關的輻射主要是內核的地面電流輻射，振蕩器的噪聲影響是相當?shù)偷模獠坑洃涹w接口的最關鍵信號是系統(tǒng)及記憶體的時鐘驅動器。
（4） 對于頻繁切換的I/O信號特別是重復信號，必須考慮它對應用系統(tǒng)的輻射。系統(tǒng)時鐘驅動器不應該用于對EME敏感的應用設備中。