【導(dǎo)讀】“眾人拾柴火焰高” ——資源整合通常會帶來更好的結(jié)果。畢竟 “三個(gè)臭皮匠，頂個(gè)諸葛亮”，在電子領(lǐng)域也是如此：較之單一的走線，差分對布線更受青睞。
本文要點(diǎn)
●PCB 差分對的基礎(chǔ)知識。
●差分對布線指南，實(shí)現(xiàn)更好的布線設(shè)計(jì)。
●高效利用 PCB 設(shè)計(jì)工具。
“眾人拾柴火焰高” ——資源整合通常會帶來更好的結(jié)果。畢竟 “三個(gè)臭皮匠，頂個(gè)諸葛亮”，在電子領(lǐng)域也是如此：較之單一的走線，差分對布線更受青睞。
不過，差分對布線可能沒那么容易，因?yàn)樗鼈儽仨氉裱囟ǖ囊?guī)則，這樣才能確保信號的性能。這些規(guī)則決定了一些細(xì)節(jié)，如差分對的走線寬度和間距，以及許多其他方面，如導(dǎo)線如何在電路板上一起布線。如果使用了大量的差分對，即使設(shè)計(jì)師已經(jīng)為每個(gè)信號布設(shè)了兩條單獨(dú)的走線，也會對電路板其他部分的布線產(chǎn)生很大的影響。本文將詳細(xì)介紹差分對的布線和一些需要注意的潛在問題。
1. PCB 差分對的基礎(chǔ)知識
在開始了解差分對布線的潛在困難和解決方案之前，先回顧一下基礎(chǔ)知識。有過 PCB layout 經(jīng)驗(yàn)的人一定熟悉單端信號。單端信號是指在一條走線上傳輸信號，然后使用一個(gè)共同的參考平面作為信號的返回路徑。當(dāng)我們在電路板上布線時(shí)，接地平面是信號的返回路徑，這就是單端信號。大多數(shù) PCB 網(wǎng)絡(luò)都是這樣布線的。
然而，這種布線方式有一個(gè)問題：隨著傳輸線速度提高，單端信號可能會受到一些問題的影響，包括串?dāng)_噪音和電磁干擾 (EMI)。此時(shí)，差分信號就派上了用場。
差分信號使用兩個(gè)互補(bǔ)的信號來傳輸一個(gè)數(shù)據(jù)信號，但第二個(gè)信號與第一個(gè)信號的相位相反。信號接收器使用反相和同相信號之間的差異來破譯信息。使用差分對布線傳輸信號有一些重要的好處，首先是能減少噪音和 EMI：
●傳入的干擾將被均等地添加到反相和同相的信號中。由于接收器是對兩個(gè)信號之間的差異作出反應(yīng)，無論是否受到影響，影響都是最小的。與影響單端信號的干擾相比，這樣的性能要好得多。
●差分對的電磁場大小相等，但極性相反，因此來自兩條走線的干擾通常可以相互抵消。
印刷電路板上的差分對布線
與單端信號相比，差分對還有一個(gè)優(yōu)勢，那就是它們可以在較低的電壓下工作。單條走線必須在較高的電壓下工作，以確保其信噪比 (SNR) 足以抵御任何傳入的噪聲。差分對對噪聲的抗干擾能力更強(qiáng)，因此需要的電壓更低，這提供了一些額外的好處：
●所需的電壓更低意味著功耗也更低。
●信號的電壓轉(zhuǎn)換將更小，有助于確保電路板的電源完整性。
●在較低的信號電壓下可以使用較高的工作頻率。
●電壓越低，輻射的 EMI 就越少。
如上所述，在電路板上使用差分信號有諸多好處，但也要付出一些代價(jià)。
2. PCB layout 中與差分對相關(guān)的問題
如上文所述，使用差分對布線有諸多好處，但也有一些缺點(diǎn)。第一個(gè)也是最明顯的問題是，必須為每個(gè)信號布設(shè)兩條走線。這不僅使電路板上的布線量增加了一倍，而且由于差分對有額外的規(guī)則，還會占用更多的空間。我們來看看設(shè)計(jì)師在進(jìn)行差分對布線時(shí)不得不面對的一些難題。
差分對中兩條走線的長度必須相等
差分對的一大優(yōu)勢是，通過兩個(gè)極性相反的均等信號來代表信號，可以消除噪聲和 EMI。但如果線路的長度不相等，這種平衡就會遭到破壞，并可能反過來產(chǎn)生共模噪聲和嚴(yán)重的 EMI 問題。如果線路的長度不一致，信號的上升和下降時(shí)間越長，問題就會越嚴(yán)重。
差分對走線的寬度和間距必須始終保持一致
走線靠得越近，差分對之間的耦合性就越好。然而，當(dāng)走線的間距發(fā)生變化時(shí)，差分阻抗也會發(fā)生變化，從而導(dǎo)致阻抗不匹配以及額外的潛在噪聲和 EMI。
為了避免這種情況，差分對必須一起布線，并且寬度要相同，當(dāng)在電路板上的障礙物（如過孔或較小的器件）周圍進(jìn)行布線時(shí)，這可能是個(gè)難題。
示例：不在障礙物周圍進(jìn)行差分對布線
為了讓差分對布線發(fā)揮最佳性能，要遵循一些基本規(guī)則，接下來將一一討論。
3. 差分對布線指南
為了在電路板上獲得最佳的信號性能和完整性，以下是 PCB 設(shè)計(jì)師需要注意的一些差分對布線規(guī)則：
差分對需要一起布線
對于布線團(tuán)隊(duì)來說，差分對的兩條走線需要清楚地標(biāo)記為差分對，以便在信號的整個(gè)長度上一起布線。
●如果可能的話，盡量避免使用過孔。如果必須要使用，應(yīng)該對稱擺放一對過孔。盡量使過孔靠得很近，它們相對于布線焊盤的位置應(yīng)該是均等的。
●最好使用內(nèi)層布線，以盡量減少串?dāng)_，但這意味著使用過孔過渡到各層。
●確保差分對與其他走線彼此分離。通常，間隔距離應(yīng)為正常走線寬度間距的三倍。
●如果可能的話，考慮在相鄰的信號層上進(jìn)行側(cè)面差分對布線。這將帶來更高的布線密度和更好的串?dāng)_控制。
兩條走線之間的布線保持對稱
成功的差分對布線應(yīng)該使兩條線路之間形成鏡像。要做到這一點(diǎn)，在布線時(shí)要考慮：
●規(guī)劃布線方式，避免障礙物，如過孔或無源器件，以保持差分對的對稱性（如上圖所示）。
●規(guī)劃焊盤入口和出口的布線，使走線之間盡可能形成鏡像。
●在走線的整個(gè)長度上使用相同的走線寬度。
●差分對走線之間的間距保持一致。
●差分對走線的長度保持一致
如前所述，差分對走線的長度必須是相同的。為此，可以在較短的那條線路上添加蛇形走線，使兩者長度相等。雖然這將稍微改變線路的對稱性，但長度相等更加重要。如果長度不均等是由于焊盤位置不對稱，可試著在線路的這個(gè)區(qū)域添加蛇形走線。
雖然在進(jìn)行差分對布線時(shí)需要關(guān)注很多問題，但 PCB 設(shè)計(jì) CAD 工具通常有很多功能，可以幫助我們配置差分對布線的方式。
Cadence Allegro PCB Designer 約束管理器中的差分對布線規(guī)則
使用PCB CAD 工具進(jìn)行差分對布線
曾幾何時(shí)，PCB layout 設(shè)計(jì)師只能手動進(jìn)行差分對布線。他們需要花費(fèi)大量精力來確保線路保持對稱，而在布線之后再修改走線堪稱一場噩夢?，F(xiàn)在， Cadence Allegro PCB Designer 這樣的工具提供了自動的差分對布線功能，在布線時(shí)可以輕松確保差分對之間保持適當(dāng)?shù)膶挾群烷g距。此外，還可以添加規(guī)則和約束，以管理差分對的各個(gè)方面。
在上圖中可以看到，Cadence 的 PCB layout 工具中使用 Constraint Manager 來管理包括差分對在內(nèi)的不同設(shè)計(jì)規(guī)則。其中包括走線的寬度和間距，允許走線蜿蜒的長度，以及布線圖，包括焊盤的入口和出口。借助這一工具，我們可以為差分對輸入所有相關(guān)的規(guī)則，確保它們符合具體的電路需求。
（文章來源： Cadence楷登PCB及封裝資源中心）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
提高電源轉(zhuǎn)換器性能的低 RDS(on) SiC FET（SiC FET 架構(gòu)顯示出多項(xiàng)優(yōu)勢）
射頻天線實(shí)現(xiàn)和調(diào)試的最佳實(shí)踐
開關(guān)電源環(huán)路穩(wěn)定性分析(五)（環(huán)路的分析）
