隨著芯片制造工藝不斷接近物理極限，芯片的布局設(shè)計——異構(gòu)集成的3DIC先進封裝（以下簡稱“3DIC”）已經(jīng)成為延續(xù)摩爾定律的最佳途徑之一。3DIC將不同工藝制程、不同性質(zhì)的芯片以三維堆疊的方式整合在一個封裝體內(nèi)，提供性能、功耗、面積和成本的優(yōu)勢，能夠為5G移動、HPC、AI、汽車電子等領(lǐng)先應(yīng)用提供更高水平的集成、更高性能的計算和更多的內(nèi)存訪問。然而，3DIC作為一個新的領(lǐng)域，之前并沒有成熟的設(shè)計分析解決方案，使用傳統(tǒng)的脫節(jié)的點工具和流程對設(shè)計收斂會帶來巨大的挑戰(zhàn)，而對信號、電源完整性分析的需求也隨著垂直堆疊的芯片而爆發(fā)式增長。

 

芯和半導(dǎo)體此次發(fā)布的3DIC先進封裝設(shè)計分析全流程EDA平臺，將芯和2.5D/3DIC先進封裝分析方案Metis與新思 3DIC Compiler現(xiàn)有的設(shè)計流程無縫結(jié)合，突破了傳統(tǒng)封裝技術(shù)的極限，能同時支持芯片間幾十萬根數(shù)據(jù)通道的互聯(lián)。該平臺充分發(fā)揮了芯和在芯片-Interposer-封裝整個系統(tǒng)級別的協(xié)同仿真分析能力；同時，它首創(chuàng)了“速度-平衡-精度”三種仿真模式，幫助工程師在3DIC設(shè)計的每一個階段，能根據(jù)自己的應(yīng)用場景選擇最佳的模式，以實現(xiàn)仿真速度和精度的權(quán)衡，更快地收斂到最佳解決方案。

 

芯和半導(dǎo)體聯(lián)合創(chuàng)始人、高級副總裁代文亮博士表示：“在3DIC的多芯片環(huán)境中，僅僅對單個芯片進行分析已遠遠不夠，需要上升到整個系統(tǒng)層面一起分析。芯和的Metis與新思的 3DIC Compiler的集成，為工程師提供了全面的協(xié)同設(shè)計和協(xié)同分析自動化功能，在設(shè)計的每個階段都能使用到靈活和強大的電磁建模仿真分析能力，更好地優(yōu)化其整體系統(tǒng)的信號完整性和電源完整性。通過減少 3DIC 的設(shè)計迭代加快收斂速度，使我們的客戶能夠在封裝設(shè)計和異構(gòu)集成架構(gòu)設(shè)計方面不斷創(chuàng)新。”

 

關(guān)于芯和半導(dǎo)體

 

芯和半導(dǎo)體是國產(chǎn)EDA行業(yè)的領(lǐng)軍企業(yè)，提供覆蓋IC、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真EDA解決方案，致力于賦能和加速新一代高速高頻智能電子產(chǎn)品的設(shè)計。

 

芯和半導(dǎo)體自主知識產(chǎn)權(quán)的EDA產(chǎn)品和方案在半導(dǎo)體先進工藝節(jié)點和先進封裝上不斷得到驗證，并在5G、智能手機、物聯(lián)網(wǎng)、人工智能、數(shù)據(jù)中心和汽車電子等領(lǐng)域得到廣泛應(yīng)用，有效聯(lián)結(jié)了各大IC設(shè)計公司與制造公司。

 

芯和半導(dǎo)體同時在全球5G射頻前端供應(yīng)鏈中扮演重要角色，其通過自主創(chuàng)新的濾波器和系統(tǒng)級封裝設(shè)計平臺為手機和物聯(lián)網(wǎng)客戶提供射頻前端濾波器和模組，并被Yole評選為全球IPD濾波器領(lǐng)先供應(yīng)商。

 

芯和半導(dǎo)體創(chuàng)建于2010年，前身為芯禾科技，運營及研發(fā)總部位于上海張江，在蘇州、武漢設(shè)有研發(fā)分中心，在美國硅谷、北京、深圳、成都、西安設(shè)有銷售和技術(shù)支持部門。如欲了解更多詳情，敬請訪問 www.xpeedic.com。

 

 

免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。

 

推薦閱讀：