1 概述：

 

定義：PoE全稱(chēng)Power Over Ethernet，是指10BASE-T、100BASE-TX、1000BASE-T以太網(wǎng)網(wǎng)絡(luò)供電，即數(shù)據(jù)線(xiàn)和電源線(xiàn)在同一根網(wǎng)線(xiàn)上傳輸，其可靠供電的距離最長(zhǎng)為100米。

 

PoE供電系統(tǒng)包含兩種設(shè)備PSE和PD，PSE（power-sourcing equipment），主要是用來(lái)給其它設(shè)備進(jìn)行供電的設(shè)備，PD（power device），在PoE供電系統(tǒng)中用來(lái)受電的設(shè)備。

 

2 POE主要供電特性

 

2.1 PSE特性參數(shù)：

 

（1）電壓在44~57V之間，典型值為48V

 

（2）允許最大電流為550mA，最大啟動(dòng)電流為500mA

 

（3）典型工作電流為10~350mA，超載檢測(cè)電流為350~500mA

 

（4）在空載條件下，最大需要電流為5mA

 

2.2 PD功率等級(jí)

 

PD功率等級(jí)分為CLASS 0、CLASS 1、CLASS 2、CLASS 3、CLASS 4、CLASS 5

 

CLASS 0 設(shè)備需要的最高工作功率為0.44W ~12.95W

 

CLASS 1 設(shè)備需要的最高工作功率為0.44W ~3.84W

 

CLASS 2 設(shè)備需要的最高工作功率為3.84W ~6.49W

 

CLASS 3 設(shè)備需要的最高工作功率為6.49W ~12.95W

 

CLASS 4 設(shè)備需要的最高工作功率為12.95W ~25.5W

 

CLASS 5 設(shè)備需要的最高工作功率為>25W

 

設(shè)計(jì)師可以根據(jù)功率要求將他們的設(shè)備指定為特定的級(jí)別。

 

2.3 POE供電的工作過(guò)程

 

在分級(jí)階段，PSE將向PD施加15～20V的電壓，并通過(guò)測(cè)量電流大小來(lái)確定PD的特定級(jí)別。在此階段，PD的電源部分將被欠壓鎖定(UVLO)電路維持在無(wú)源狀態(tài)，以便隔離開(kāi)關(guān)級(jí)，直至特征和分級(jí)階段完成。一旦分級(jí)完成后，PSE將會(huì)向PD提供全額工作電壓。

 

當(dāng)在一個(gè)網(wǎng)絡(luò)中布置PSE供電端設(shè)備時(shí)，POE以太網(wǎng)供電工作過(guò)程如下所示：

 

檢測(cè)：

 

首先PSE會(huì)發(fā)送一個(gè)測(cè)試電壓給在網(wǎng)設(shè)備以探測(cè)受電設(shè)備中的一個(gè)24.9kΩ共模電阻。測(cè)試信號(hào)開(kāi)始為2.5V，然后提升到10V，這將有助于補(bǔ)償Cat-5電纜自身阻抗帶來(lái)的損失。因?yàn)檫@種電纜最長(zhǎng)可達(dá)100m。如果PSE檢測(cè)到來(lái)自PD的適當(dāng)阻抗特征(24.9kΩ)，它便會(huì)繼續(xù)提升電壓。如果檢測(cè)不到特征阻抗，PSE將不會(huì)為電纜加電。受電設(shè)備電路中的齊納二極管會(huì)保證系統(tǒng)其余部分不受測(cè)試信號(hào)的干擾。

 

PD端設(shè)備分類(lèi)：

 

當(dāng)檢測(cè)到受電端設(shè)備PD之后，PSE將向PD施加15～20V的電壓，并通過(guò)測(cè)量電流大小來(lái)確定PD的特定級(jí)別。如果除了探測(cè)到第一級(jí)的電阻外沒(méi)發(fā)現(xiàn)其他分級(jí)電路，該設(shè)備被定義成零級(jí)別。在此階段，PD的電源部分將被欠壓鎖定(UVLO)電路維持在無(wú)源狀態(tài)，以便隔離開(kāi)關(guān)級(jí)，直至特征和分級(jí)階段完成。

 

開(kāi)始供電：

 

分級(jí)完成后，在一個(gè)可配置時(shí)間(一般小于15μs)的啟動(dòng)期內(nèi)，PSE設(shè)備開(kāi)始從低電壓向PD設(shè)備

 

a)供電，直至提供48V的直流電源。

 

b)供電：為PD設(shè)備提供穩(wěn)定可靠48V的直流電，滿(mǎn)足PD設(shè)備不越過(guò)12.95W的功率消耗。

 

c)斷電：若PD設(shè)備從網(wǎng)絡(luò)上斷開(kāi)時(shí)，PSE就會(huì)快速地(一般在300～400ms之內(nèi))停止為PD設(shè)備供電，并重復(fù)檢測(cè)過(guò)程以檢測(cè)線(xiàn)纜的終端是否連接PD設(shè)備。

 

3 POE電源模塊簡(jiǎn)介

 

本次POE電源模塊采用MAX5969B和MAX5974A芯片來(lái)實(shí)現(xiàn)，功率等級(jí)為CLASS 4的POE電源。POE電源模塊的電路拓?fù)浣Y(jié)構(gòu)采用反激式變換器實(shí)現(xiàn)，運(yùn)用變壓器原邊反饋穩(wěn)壓以及副邊同步整流技術(shù)。輸入電壓范圍在36V~57V之間，輸出電壓穩(wěn)點(diǎn)在5V，具有過(guò)壓保護(hù)、過(guò)流保護(hù)等特點(diǎn)。如圖1所示為POE電源的原理圖。

 

 

3.1 POE電源模塊芯片

 

芯片MAX5969B為用電設(shè)備（PD）提供符合以太網(wǎng)供電（PoE）系統(tǒng)IEEE802.3af/at標(biāo)準(zhǔn)的完整接口。MAX5969B為PD提供檢測(cè)信號(hào)、分級(jí)信號(hào)以及帶有浪涌電流控制的集成隔離功率開(kāi)關(guān)。發(fā)生浪涌期間，MAX5969B將電流限制在180mA以?xún)?nèi)，直到隔離功率MOSFET完全開(kāi)啟后切換到較高的限流值（720mA至880mA）。器件具有輸入U(xiǎn)VLO，帶有較寬的滯回和長(zhǎng)周期干擾脈沖屏蔽，以補(bǔ)償雙絞線(xiàn)電纜的阻性衰減，確保上電/掉電期間無(wú)干擾傳輸。MAX5969B輸入端能夠承受高達(dá)100V的電壓。

 

MAX5969B芯片特性如下：

 

（1）兼容于IEEE 802.3af/at

 

（2）2級(jí)事件分級(jí)

 

（3）簡(jiǎn)易的墻上適配器接口

 

（4）0至5級(jí)POE分級(jí)

 

（5）100V絕對(duì)最大額定輸入

 

（6）180mA最大浪涌電流限制

 

（7）正常工作期間電流限制在720mA至880mA

 

（8）電流限制和折返式保護(hù)

 

（9）傳統(tǒng)的36V UVLO (MAX5969A)

 

（10）IEEE 802.3af/at兼容、40V UVLO (MAX5969B)

 

（11）過(guò)熱保護(hù)

 

（12）增強(qiáng)散熱的3mm × 3mm、10引腳TDFN封裝

 

如圖2所示為MAX5969B的引腳圖，接下來(lái)簡(jiǎn)要介紹下每個(gè)引腳。

 

圖2 MAX5969B引腳圖

 

表1 MAX5969B引腳簡(jiǎn)介

 

芯片MAX5969B工作過(guò)程的簡(jiǎn)單介紹，MAX5969B有4種不同的工作模式：

 

PD檢測(cè)、PD分級(jí)、標(biāo)記事件和PD供電模式。檢測(cè)模式是用來(lái)檢測(cè)設(shè)備是不是PD設(shè)備；分級(jí)模式是用來(lái)給PD設(shè)備確定輸入功率為多大；標(biāo)記事件一般用于2級(jí)分級(jí)模式檢測(cè)；供電模式為正式給PD設(shè)備供電。

 

當(dāng)輸入電壓在1.4V和10.1V之間時(shí)器件進(jìn)入PD檢測(cè)模式；當(dāng)輸入電壓在12.6V和20V之間時(shí)，器件進(jìn)入PD分級(jí)模式；一旦輸入電壓超過(guò)VON，器件則進(jìn)入PD供電模式。

 

檢測(cè)模式（1.4V≤ VIN ≤ 10.1V）:

 

檢測(cè)模式下，PSE向VIN施加1.4V至10.1V范圍(最小步長(zhǎng)為1V)的兩個(gè)電壓，并記錄這兩點(diǎn)處的電流測(cè)量值。然后，PSE計(jì)算DV/DI以確保連接了24.9kΩ特征電阻。在VDD和DET之間連接特征電阻(RDET)，以確保正確的特征檢測(cè)。檢測(cè)模式下，MAX5969B將DET拉低。當(dāng)輸入電壓超過(guò)12.5V時(shí)，DET變?yōu)楦咦钁B(tài)。檢測(cè)模式下，MAX5969B的大多數(shù)內(nèi)部電路都處于關(guān)斷狀態(tài)，偏置電流小于10μA。

 

分級(jí)模式(12.6V≤ VIN ≤ 20V) ：

 

分級(jí)模式下，PSE根據(jù)PD所需的功耗對(duì)PD進(jìn)行分級(jí)，使PSE能夠有效管理功率分配。0至5級(jí)的定義可通過(guò)查看數(shù)據(jù)手冊(cè)知道(IEEE 802.3af/at標(biāo)準(zhǔn)僅定義了0至4級(jí)，5級(jí)用于特殊要求)。CLS與VSS之間連接一個(gè)外部電阻(RCLS)，用于設(shè)置分級(jí)電流。PSE通過(guò)向PD輸入施加電壓并測(cè)量PSE輸出的電流來(lái)確定PD的級(jí)別。當(dāng)PSE施加的電壓在12.6V和20V之間時(shí)。PSE使用分級(jí)電流信息來(lái)對(duì)PD功率要求進(jìn)行分級(jí)。分級(jí)電流包括RCLS吸收的電流和MAX5969B的電源電流。所以PD吸收的總電流在IEEE 802.3af/at標(biāo)準(zhǔn)的指標(biāo)范圍之內(nèi)。當(dāng)器件處于供電模式時(shí)，則關(guān)閉分級(jí)電流。

 

供電模式(喚醒模式)

 

當(dāng)VIN上升到欠壓鎖定門(mén)限(VON)以上時(shí)，MAX5969B進(jìn)入供電模式。當(dāng)VIN上升到VON以上時(shí)，MAX5969B開(kāi)啟內(nèi)部n溝道隔離MOSFET，將VSS連接至RTN，內(nèi)部浪涌電流限制設(shè)置為135mA (典型值)。當(dāng)RTN處的電壓接近VSS并且浪涌電流降至浪涌門(mén)限以下時(shí)，隔離MOSFET完全開(kāi)啟。一旦完全開(kāi)啟隔離MOSFET，MAX5969B將電流限制更改為800mA。在功率MOSFET完全開(kāi)啟之前，電源就緒開(kāi)漏輸出(PG)保持為低電平，持續(xù)時(shí)間至少為，以在浪涌期間禁止后續(xù)的DC-DC轉(zhuǎn)換器。

 

芯片還有一些其它的工作狀態(tài)，例如欠壓鎖定、熱關(guān)斷保護(hù)、墻上電源適配器檢測(cè)和工作等。

 

芯片MAX5974A為寬輸入電壓范圍、有源鉗位、電流模式PWM控制器，用于控制以太網(wǎng)供電(PoE)的用電設(shè)備(PD)中的正激轉(zhuǎn)換器。MAX5974A適用于通用或電信系統(tǒng)的輸入電壓范圍。芯片MAX5974A獨(dú)特的電路設(shè)計(jì)能夠在不需要光耦的前提下獲得穩(wěn)定的輸出。

 

MAX5974A有很多特性，以下簡(jiǎn)要介紹幾個(gè)：

 

（1）峰值電流模式控制、有源鉗位、正激PWM控制器

 

（2）無(wú)需光耦即可獲得穩(wěn)壓輸出

 

（3）100kHz至600kHz可編程、±8%抖動(dòng)控制的開(kāi)關(guān)頻率，可同步至高達(dá)1.2MHz

 

（4）可編程頻率抖動(dòng)，支持低EMI、擴(kuò)頻工作

 

（5）可編程死區(qū)時(shí)間、PWM軟啟動(dòng)、電流斜率補(bǔ)償

 

如圖3所示為芯片的引腳圖。

 

圖3 MAX5974引腳圖

 

表2 MAX5974A引腳簡(jiǎn)介

 

 

3.2 輸入電路以及輸出電路簡(jiǎn)介

 

輸入電壓取自于網(wǎng)絡(luò)端口的48V電源，輸入電壓經(jīng)過(guò)兩個(gè)整流橋D1、D2，其中D26是一個(gè)瞬態(tài)抑制二極管SMBJ54A用來(lái)保護(hù)輸入過(guò)壓。

 

輸出電壓通過(guò)反激變壓器的副邊整流后得到，由于整流后脈動(dòng)電壓較大，所以會(huì)在整流后添加輸出濾波電容，輸出濾波電容一般會(huì)選擇幾個(gè)大電容再加一個(gè)小電容并聯(lián)，大電容起到儲(chǔ)能和濾波的作用，小電容用來(lái)高頻去耦，幾個(gè)電容并聯(lián)可以將輸出電阻降到最小。本模塊POE電源選擇3顆封裝為1206，容值大小為47uF的陶瓷電容。反激變壓器選擇SIR412DP開(kāi)關(guān)管實(shí)現(xiàn)有源整流，利用變壓器副邊繞組來(lái)獲得驅(qū)動(dòng)電壓，這樣變壓器原邊就不需要消磁電路或者吸收電路，而是把能量用來(lái)驅(qū)動(dòng)SIR412DP開(kāi)關(guān)管，實(shí)現(xiàn)同步整流技術(shù)。開(kāi)關(guān)管的漏極和源極并聯(lián)RCD吸收電路，用來(lái)抑制開(kāi)關(guān)管漏源端的電壓尖峰而達(dá)到保護(hù)開(kāi)關(guān)管的目的。雖然說(shuō)MOSFET的是一種壓控壓型的開(kāi)關(guān)管，但是對(duì)于開(kāi)關(guān)管開(kāi)通和關(guān)閉都是給開(kāi)關(guān)管的寄生電容充電來(lái)打開(kāi)或關(guān)閉，這就需要一定的驅(qū)動(dòng)電流。所以在驅(qū)動(dòng)電路中串聯(lián)一個(gè)10歐姆的電阻。

 

3.3 芯片外圍電路簡(jiǎn)介

 

芯片MAX5969B主要作用體現(xiàn)在剛剛上電的時(shí)候和PSE供電模塊用來(lái)通信的芯片，對(duì)于每一個(gè)POE電源來(lái)說(shuō)，這種類(lèi)似的芯片是必不可少的。市面上有些號(hào)稱(chēng)是POE電源的往往只是把48V的電壓變成5V或者其它的電壓，在上電的時(shí)候并沒(méi)有檢測(cè)、分級(jí)的階段，這對(duì)于受電設(shè)備來(lái)說(shuō)是危險(xiǎn)的。檢測(cè)電源是POE電源還是非POE電源的一般方法是，拿萬(wàn)用表測(cè)量供電腳，一般是網(wǎng)絡(luò)端口的4,5、7,8腳，如果端口輸出是穩(wěn)定的48V電壓，這說(shuō)明電源是非POE電源；如果測(cè)量的電壓在2~10V跳動(dòng)，則說(shuō)明電源是POE電源，電壓跳動(dòng)是在對(duì)PD端進(jìn)行檢測(cè)。

 

芯片MAX5969B的VDD是電源引腳，VDD和VSS之間接有0.1uF的電容用來(lái)旁路，電容C7和C13用來(lái)儲(chǔ)能和濾波。

 

DET接一個(gè)24.9K的電阻到Vin，這個(gè)電阻是特征電阻不可更改，要是把這個(gè)電阻的阻值改變了，POE電源工作會(huì)不正常。

 

VSS引腳是接輸入整流過(guò)后的地端，VSS內(nèi)部通過(guò)MOSFET管和變壓器原邊的接地端相連。當(dāng)芯片處于檢測(cè)與分級(jí)階段時(shí)候，內(nèi)部MOSFET處于斷開(kāi)的狀態(tài)。

 

RTN引腳接變壓器原邊的地端，是后繼DC-DC的功率地端。

 

WAD引腳是用來(lái)接墻上適配器電源供電，本模塊的POE電源沒(méi)有用上墻上適配器，但是在電路設(shè)計(jì)的時(shí)候也考慮到了，只是沒(méi)有焊接相關(guān)器件。

 

PG引腳內(nèi)部是MOSFET漏極輸出，在芯片內(nèi)部的MOSFET完全開(kāi)啟之前，PG保持為低電平，PG端接MAX5974A的使能端，故PG在保持低電平期間，MAX5974A是處于不工作狀態(tài)。PG外接1nF的電容旁路。

 

2EC引腳是2級(jí)事件檢測(cè)腳，本模塊沒(méi)有用上直接上拉100K電阻到RTN，以防PD設(shè)備處于2級(jí)狀態(tài)時(shí)，2EC引腳有一個(gè)回路。

 

CLS引腳是分級(jí)電阻輸入引腳，CLS引腳接多大電阻到VSS地端，就決定了POE電源是處于哪一級(jí)?？刹榭磾?shù)據(jù)手冊(cè)知當(dāng)接30.9歐姆電阻時(shí)，PD設(shè)備設(shè)置為4級(jí)電路狀態(tài)，也就是說(shuō)PD設(shè)備要消耗12.95-25.5W的功率。

 

芯片MAX5974A是一款電源管理芯片，芯片內(nèi)部集成了許多功能，只要根據(jù)芯片數(shù)據(jù)手冊(cè)推薦的外圍電路搭建方法，只需簡(jiǎn)單的配置些電容和電阻很快就可以設(shè)計(jì)出一塊電源模塊。接下來(lái)將介紹芯片每個(gè)引腳外圍電路的搭建，來(lái)更好的理解芯片以及反激式開(kāi)關(guān)電源。

 

DT引腳是用來(lái)設(shè)置死區(qū)時(shí)間的，由于MAX5974A這款芯片提供了兩個(gè)柵極驅(qū)動(dòng)器輸出，一個(gè)是NDRV主開(kāi)關(guān)柵極驅(qū)動(dòng)器輸出，是用來(lái)驅(qū)動(dòng)變壓器原邊是處于斷開(kāi)狀態(tài)還是出來(lái)接通狀態(tài)。一個(gè)是AUXDRV是用來(lái)給變壓器副邊開(kāi)關(guān)管實(shí)現(xiàn)同步整流的驅(qū)動(dòng)信號(hào)，由于變壓器原邊開(kāi)關(guān)管和變壓器副邊開(kāi)關(guān)管不能夠同時(shí)開(kāi)啟，盡管NDRV和AUXDRV是互補(bǔ)輸出的，但是由于開(kāi)關(guān)管本身的開(kāi)通和關(guān)斷過(guò)程不理想，在開(kāi)通和關(guān)斷的時(shí)候有一定的時(shí)間延遲，故此需要添加一定的死區(qū)時(shí)間。死區(qū)時(shí)間設(shè)置時(shí)間在40ns至400ns之間，死區(qū)時(shí)間的設(shè)置是通過(guò)外接一個(gè)電阻到RTN地端，具體多大的電阻設(shè)置多長(zhǎng)的死區(qū)時(shí)間，可通過(guò)如下公式得到：

 

 

本模塊選擇=27KW，死區(qū)時(shí)間就為108ns，對(duì)于這個(gè)死區(qū)時(shí)間已經(jīng)足夠了，因?yàn)楸敬问褂玫腗OSFET的延遲時(shí)間都在40ns以?xún)?nèi)。

 

DITHER/SYNC引腳為頻率加抖編程或者同步連接引腳。在DITHER/SYNC和RTN地之間連接一個(gè)電容，在DITHER/SYNC和RT之間連接一個(gè)電阻，可以在范圍內(nèi)對(duì)轉(zhuǎn)換器的開(kāi)關(guān)頻率加抖，從而降低EMI。具體過(guò)程是DITHER/SYNC處的電流源以50uA電流將電容C14充電至2V。達(dá)到該點(diǎn)后，以50uA電流將C14放電至0.4V。電容充電和放電會(huì)在DITHER/SYNC上產(chǎn)生一個(gè)三角波，峰值分別為0.4V和2V，通常情況下，頻率為1KHZ。電容C14的計(jì)算公式為：

 

 

本模塊選擇C14=10nF,其中連接電阻公式如下：

 

 

其中，%DITHER為加抖量，表示為開(kāi)關(guān)頻率的百分比。將RDITHER設(shè)置為10 RRT，產(chǎn)生±10%的抖動(dòng)。本模塊中沒(méi)有焊接次電阻，但是也預(yù)留了位置，需要的時(shí)候可以焊上次電阻。

 

RT引腳是開(kāi)關(guān)頻率編程電阻連接。將連接至RTN地，設(shè)置PWM開(kāi)關(guān)頻率在100KHZ~600KHZ之間?？蓞⒖既缦鹿剑?/div>